國立臺灣大學-技術交易網

A structure of stacked MOSFETs with vertical insulation

刊登日期：2020/01/01

‧ 專利名稱
‧ 專利證書號	10748935B2
‧ 專利權人	國立臺灣大學
‧ 專利國家 (申請日)	美國 (2018/10/04) 中華民國 (2019/01/03) 中國 (2019/01/08) 美國 (2020/08/14)

‧ 發明人/PI	黃郁翔,葉泓佑,黃文宏,劉致為,
‧ 單位	台積電-臺灣大學聯合研發中心
‧ 簡歷/Experience

技術摘要 / Our Technology：

一種堆疊垂直絕緣的金屬氧化物半導體場效電晶體(Metal-oxide-semiconductor field-effect transistor,MOSFET)結構及其形成方法可包含在基板上沉積第一緩衝層；在第一緩衝層上沉積第一通道層；在第一通道層上沉積第二緩衝層；在第二緩衝層上沉積第二通道層；在第二通道層上沉積第三緩衝層。蝕刻第一緩衝層、第一通道層、第二緩衝層、第二通道層以及第三緩衝層，以形成鰭狀結構。蝕刻第一緩衝層、第二緩衝層以及第三緩衝層以形成第一開口。形成第一閘極堆疊、第二閘極堆疊以及第三閘極堆疊，並用絕緣結構替換第二緩衝層與第二閘極推疊的一部分。 A MOSFET structure including stacked vertically isolated MOSFETs and a method for forming the same are disclosed. The method may include depositing a first buffer layer over a substrate; depositing a first channel layer over the first buffer layer; depositing a second buffer layer over the first channel layer; depositing a second channel layer over the second buffer layer; depositing a third buffer layer over the second channel layer; etching the first buffer layer, the first channel layer, the second buffer layer, the second channel layer, and the third buffer layer to form a fin structure; etching the first buffer layer, the second buffer layer, and the third buffer layer to form a first plurality of openings; forming a first gate stack, a second gate stack, and a third gate stack; and replacing the second buffer layer and a portion of the second gate stack with an isolation structure.

聯繫方式 / Contact：

臺大產學合作總中心 / Center of Industry-Academia Collaboration, NTU

Email：ordiac@ntu.edu.tw	電話/Tel：02-3366-9945

可授權技術分類