|
 一種可降低時脈偏移與時脈抖動之壓控延遲電路
|
刊登日期：2014/05/21 |
|
|
|
|
|
| ‧ 專利名稱 |
一種可降低時脈偏移與時脈抖動之壓控延遲電路 |
| ‧ 專利證書號 |
194267
|
| ‧ 專利權人 |
聯發科共有 |
‧ 專利國家
(申請日) |
中華民國 (2002/12/09)
|
|
|
| |
| ‧ 發明人/PI |
劉深淵,孫志豪,張湘輝,
|
| ‧ 單位 |
電子工程學研究所
|
| ‧ 簡歷/Experience |
|
|
| 技術摘要 / Our Technology： |
本發明係提供一種壓控延遲電路用來延遲一第一參考時脈一預定延遲時間而產生一同相之第一延遲時脈，以及用來延遲一第二參考時脈該預定延遲時間而產生一同相之第二延遲時脈。壓控延遲電路包含有複數個延遲單元，每一延遲單元包含有一第一輸入端，一第二輸入端，一第一輸出端，以及一第二輸出端，而該複數個延遲單元中，對應相同訊號相位之一延遲單元之第一輸出端與另一延遲單元之第二輸入端或一延遲單元之第一輸入端與另一延遲單元之第二輸出端互相電連接以使每一延遲單元之第一、二輸入端均未同時電連接於相鄰延遲單元之第一、二輸出端。伍、(一)、本案代表圖為：第 6 圖
(二)、本案代表圖之元件代表符號簡單說明：
20 延遲單元
|
| 專利簡述 / Intellectual Properties： |
|
| |
聯繫方式 / Contact： |
| 臺大產學合作總中心 / Center of Industry-Academia Collaboration, NTU |
|
| Email：ordiac@ntu.edu.tw |
電話/Tel：02-3366-9945 |
|
|
| |
|
| |
 |
專利行銷平台