電子工程學研究所 - 張耀文

專業技術:
奈米積體電路實體設計, 電子設計自動化, 積體電路可製造性設計, 生醫晶片設計自動化


研究介紹
  ◎研究領域
  Electronic Design Automation (with an emphasis on physical design for nanometer IC's)
Design for Manufacturing/Reliability
Design Automation for Analog Circuits
Board, Package, and Chip Co-design
Field-programmable Gate Arrays (FPGAs)
Combinatorial Optimization
  ◎ 專利
  T.-C. Chen, Y.-W. Chang, and C.-C. Lin, “V-Shaped Multilevel Full-Chip Gridless Routing,” US 2007/0256045, 2010
T.-C. Chen, P.-H. Yu, Y.-W. Chang, F.-J. Lin, and D. Liu, “Method of packing-based macro placement and semiconductor chip using the same,” US 2007/0157146, Dec. 2009
T.-C. Chen, Y.-W. Chang, and C.-C. Lin,, “Multilevel IC Floorplanner,” US Patent 7,603,640, Oct. 2009
   
   
專利授權區
Zero-Conflict Layout Decomposition for Double-Patterening Technology


A layout decomposition method, applicable to a dou...... more


Simultaneous Layout Migration and Decompossition for Double Pattering Technogy


一種積體電路同時佈局遷移和分解之方法,其係應用於雙圖案徹影技術中,對初始佈局圖案之次圖案進行切割處理...... more


對稱時鐘樹之結構與合成


一種時鐘樹結構合成方法,可應用於積體電路或者印刷電路板之實體設計中以形成對稱的時鐘樹結構,同時達到將...... more


加權平均線長模型


本發明係一種用以產生積體電路中複數個元件佈局之電腦實現法,藉由使用一加權平均線長模型估算總線長以達成...... more


利用貝茲曲線修正電路路徑之方法


...... more


   
   
可交易技術
對稱時鐘樹之結構與合成 積體電路電腦輔助設計、積體電路設計、晶圓製造