技術摘要: |
本發明係關於一種相位頻率調校方法及其鎖相迴路電路,該方法係偵測一具壓控振盪器之鎖相迴路電路的參考訊號與回授訊號之電位,調變壓控振盪器之振盪頻率來調整該回授訊號頻率,以加快鎖相迴路之相位鎖定;該電路包括有:一延遲鎖定迴路,係自外部接收一時脈訊號,並產生一參考訊號;一相位頻率偵測器,係用以偵測該參考訊號與除頻後一回授訊號之差異以產生一控制電壓;一迴路濾波器,係接收該相位頻率偵測器之控制電壓,將該控制電壓之高頻部份過濾傳送至下一階電路;一壓控振盪器,係接收該迴路濾波器傳送之控制電壓而轉換成一振盪訊號輸出;一除頻器,係將該壓控振盪器所產生之振盪訊號降頻後回授至該相位頻率偵測器。
The present invention relates to a PLL circuit and an associated method that allows the PLL circuit to operate at a higher operating frequency with a wider bandwidth and a better out-band noise suppression. The PLL circuit comprises a delay locked loop (DLL), a phase-frequency detector (PFD), a loop filter, a voltage controlled oscillator (VCO) and a frequency divider.
|
聯繫方式 |
聯絡人:
研發處產學合作總中心 |
電話:
(02)3366-9949 |
|
地 址:
10617臺北市大安區羅斯福路四段1號 禮賢樓六樓608室 |
|
|
|
|