|
低延遲性的經驗模態分解法晶片架構
|
刊登日期:2016/04/11 |
|
|
|
|
|
‧ 專利名稱 |
具低延遲性的經驗模態分解法之信號分解系統及其方法 |
‧ 專利證書號 |
I529541
|
‧ 專利權人 |
國立臺灣大學 |
‧ 專利國家
(申請日) |
中華民國 (2014/01/29) 美國 (2014/04/21)
|
|
|
|
‧ 發明人/PI |
吳安宇,沈文中,任孝宜
|
‧ 單位 |
電子工程學研究所
|
‧ 簡歷/Experience |
|
|
技術摘要 / Our Technology: |
一種具低延遲性的經驗模態分解法之信號分解系統及其方法,透過具有不同資料流方向的多次迭代運算對原始信號進行分解,並且調整奇數次或偶數次運算的資料流方向以減少資料流方向的變換次數,使運算資料能夠共用進而節省運算時間,用以達成提高信號分解效率之技術功效。
|
專利簡述 / Intellectual Properties: |
|
|
聯繫方式 / Contact: |
臺大產學合作總中心 / Center of Industry-Academia Collaboration, NTU |
|
Email:ordiac@ntu.edu.tw |
電話/Tel:02-3366-9945 |
|
|
|
|
|
 |