國立臺灣大學-技術交易網

全數位擾動容忍轉移函數自我測試技術於資料時脈回復電路應用

刊登日期：2014/05/21

技術摘要 / Our Technology：

本發明提供一種擾動自我測試電路，包括：一待測電路、一雙模除頻器及一偽隨機二進制序列產生器。該雙模除頻器耦接該待測電路並產生一帶有擾動之時脈訊號。該偽隨機二進制序列產生器，耦接該雙模除頻器與該待測電路，且該偽隨機二進制序列產生器，接收該帶有擾動之時脈訊號以產生一帶有擾動之資料訊號至該待測電路。

聯繫方式 / Contact：

臺大產學合作總中心 / Center of Industry-Academia Collaboration, NTU

Email：ordiac@ntu.edu.tw	電話/Tel：02-3366-9945

可授權技術分類