|
 利用介電質奈米顆粒填入V型缺陷來降低光電與電子元件之漏電流
|
刊登日期：2014/05/21 |
|
|
|
|
|
| ‧ 專利名稱 |
半導體元件及其製造方法 |
| ‧ 專利證書號 |
I436424
|
| ‧ 專利權人 |
國立臺灣大學 |
‧ 專利國家
(申請日) |
中華民國 (2012/04/03)
美國 (2012/05/27)
|
|
|
| |
| ‧ 發明人/PI |
楊志忠,陳鴻祥,丁紹瀅,廖哲浩,陳志諺,謝劼,陳浩宗,姚毓峰,葉東明,
|
| ‧ 單位 |
光電工程學研究所
|
| ‧ 簡歷/Experience |
|
|
| 技術摘要 / Our Technology： |
一種半導體元件及其製造方法，其中半導體元件的製造方法包括以下步驟。於一基板上形成一半導體層，其中半導體層具有一頂面以及一相對頂面之底面。底面與基板接觸，而頂面有多個孔洞，且孔洞由頂面往底面延伸。製備一溶液，其中溶液包括多個奈米顆粒。使奈米顆粒填充於孔洞中。在填充奈米顆粒於孔洞中之後，於半導體層上形成一導電層。
A semiconductor device and fabrication method thereof are provided, wherein the fabrication method of the semiconductor device includes the following steps. Forming a semiconductor layer on a substrate, wherein the semiconductor layer has a top surface and a bottom surface that is opposite to the top surface. The bottom surface is in contact with the substrate, and the top surface has a plurality of pits, the pits are extended from the top surface toward the bottom surface. Preparing a solution, wherein the solution includes a plurality of nanoparticles. Filling the nanoparticles into the pits. Forming a conducting layer on the semiconductor layer after filling the nanoparticles into the pits.
|
| 專利簡述 / Intellectual Properties： |
|
| |
聯繫方式 / Contact： |
| 臺大產學合作總中心 / Center of Industry-Academia Collaboration, NTU |
|
| Email：ordiac@ntu.edu.tw |
電話/Tel：02-3366-9945 |
|
|
| |
|
| |
 |
專利行銷平台