|
 利用週期性結構之鑲嵌式雜訊抑制電路
|
刊登日期：2014/05/21 |
|
|
|
|
|
| ‧ 專利名稱 |
鑲嵌式多層電路板及雜訊抑制方法 |
| ‧ 專利證書號 |
I413462
8648262
|
| ‧ 專利權人 |
國立臺灣大學 |
‧ 專利國家
(申請日) |
中華民國 (2010/08/27)
美國 (2011/03/11)
|
|
|
| |
| ‧ 發明人/PI |
吳宗霖,黃俊翔,
|
| ‧ 單位 |
電信工程學研究所
|
| ‧ 簡歷/Experience |
|
|
| 技術摘要 / Our Technology： |
本發明提供一種鑲嵌式多層電路板及雜訊抑制方法。該鑲嵌式多層電路板包含：至少二接地層、一電源層以及複數個連通柱。該電源層介於該二接地層之間。每一連通柱電性連接該二接地層，且每一連通柱電性隔離該電源層。該電源層上畫分出複數個週期性輪廓單元，且每一週期性輪廓單元內具有相同數量的連通柱。
The invention relates to an embedded multi-layer circuit board and a noise suppression method. The embedded multi-layer circuit board comprises at least two ground layers, a power layer and a plurality of vias. The power layer is between two ground layers. Each via is electrically connected with the two ground layers and electrically isolated from the power layer. The power layer is divided to a plurality of periodical cells. Each cell comprises the same number of the vias.
|
| 專利簡述 / Intellectual Properties： |
|
| |
聯繫方式 / Contact： |
| 臺大產學合作總中心 / Center of Industry-Academia Collaboration, NTU |
|
| Email：ordiac@ntu.edu.tw |
電話/Tel：02-3366-9945 |
|
|
| |
|
| |
 |
專利行銷平台