可授權技術分類

 
 生醫農健   (961)
 
+ 農業 (195)
+ 醫療器材 (284)
+ 篩選平台 (79)
+ 藥物 (189)
+ 基因體學 (50)
+ 研究工具 (82)
+ 技術 (102)
+ 食品加工 (6)
+ 於手持式裝至進行醫學教育之app開發與應用 (1)
+ 循環農業 (1)
 電資通光   (966)
 
+ 電子光電 (303)
+ 資訊通訊 (345)
 機能材化   (1127)
 
+ 材料化工 (297)
+ 能源環工 (255)
+ 機械儀設 (192)
+ xx (3)
   
A structure of gate/channel-all-around(G/CAA) transistor/capacitor stacking for oxide semiconductor(e.g. IGZO) nanowire/nanosheet FET
 刊登日期：2025/12/11
  ‧ 專利名稱 積體電路元件及其製造方法
  ‧ 專利證書號 I908481
  ‧ 專利權人 國立臺灣大學
  ‧ 專利國家
    (申請日)		 美國 (2024/08/23)
中華民國 (2024/11/21)
中國 (2025/08/21)
 
  ‧ 發明人/PI 劉致為
  ‧ 單位 台積電-臺灣大學聯合研發中心
  ‧ 簡歷/Experience
技術摘要 / Our Technology：



專利簡述 / Intellectual Properties：



 

聯繫方式 / Contact：
臺大產學合作總中心 / Center of Industry-Academia Collaboration, NTU
Email：ordiac@ntu.edu.tw 電話/Tel：02-3366-9945
 
 
國立臺灣大學 研發處產學合作總中心　10617臺北市大安區羅斯福路四段1號　禮賢樓六樓608室　TEL:(02)3366-9988
© 2010-2024 NTU All Rights Reserved     著作權聲明                                本系統採用專利行銷平台