國立臺灣大學-技術交易網

A method of forming S/D stressor for stacked gate-all-around FET by selective laser annealing

刊登日期：2019/03/05

‧ 專利名稱
‧ 專利證書號	109427593B I681463 10332985B2 10957784B2
‧ 專利權人	國立臺灣大學
‧ 專利國家 (申請日)	美國 (2018/03/29) 中華民國 (2018/07/31) 中國 (2018/08/28) 美國 (2019/06/24)
‧ 發明人	翁翊軒, 潘正聖, 劉致為, 藍偟翔, 蔡仲恩, 呂芳諒,

技術摘要：

一種製造半導體裝置的方法包含在基板上形成具有交替的複數個第一半導體層和複數個第二半導體層的堆疊的鰭狀結構。複數個第一半導體層和複數個第二半導體層包含沿第一半導體層和第二半導體層的長度的第二部分的任一側上的第一部分。複數個第一半導體層和複數個第二半導體層係由不同的材料形成。移除第一半導體層的第二部分以形成開口。形成掩模層於開口上方之最上層的第二半導體層的第二部分上方。利用來自輻射源的輻射照射第一半導體層和第二半導體層的第一部分，以使來自第一半導體層和第二半導體層的第一部分的材料彼此結合。

聯繫方式

聯絡人：研發處產學合作總中心	電話： (02)3366-9949

地　址： 10617臺北市大安區羅斯福路四段1號禮賢樓六樓608室

可授權技術分類