|
 Negative capacitance field effect transistors with charged gate oxide |
刊登日期：2018/05/22 |
|
|
|
|
| ‧ 專利名稱 |
|
| ‧ 專利證書號 |
9978868B2
|
| ‧ 專利權人 |
國立臺灣大學 |
‧ 專利國家
(申請日) |
美國 (2015/11/16)
中華民國 (2016/11/08)
中國 (2016/11/11)
|
| ‧ 發明人 |
劉致為, |
|
|
| |
| 技術摘要： |
本揭露之一實施例為一種半導體裝置。半導體裝置包括基板、閘極堆疊，及源極與汲極特徵。閘極堆疊位於基板上。閘極堆疊包括鐵電層、第一介電層，以及第一導電層。第一介電層與鐵電層之其中一者經充電以形成具有固定電荷的帶電層。源極與汲極特徵位於基板上及位於閘極堆疊之側面。
The present disclosure provides a semiconductor device in accordance with some embodiments. The semiconductor device includes a substrate; a gate stack over the substrate. The gate stack includes a ferroelectric layer; a first dielectric material layer; and a first conductive layer. One of the first dielectric material layer and the ferroelectric layer is electrically charged to form a charged layer with fixed charge. The semiconductor device further includes source and drain features formed on the substrate and disposed on sides of the gate stack.
|
聯繫方式 |
| 聯絡人：
研發處產學合作總中心 |
電話：
(02)3366-9949 |
|
| 地 址：
10617臺北市大安區羅斯福路四段1號 禮賢樓六樓608室 |
|
|
| |
|
| |
 |
專利行銷平台