|
 利用雙層缺陷穿遂阻擋機制控制電流通路記憶體
|
刊登日期：2014/05/21 |
|
|
|
|
|
| ‧ 專利名稱 |
具雙層陷阱之記憶體結構及其形成方法 |
| ‧ 專利證書號 |
I425596
|
| ‧ 專利權人 |
國立臺灣大學 |
‧ 專利國家
(申請日) |
中華民國 (2011/07/08)
|
|
|
| |
| ‧ 發明人/PI |
江榮進 ,胡振國 ,
|
| ‧ 單位 |
電機工程學系
|
| ‧ 簡歷/Experience |
|
|
| 技術摘要 / Our Technology： |
一種具雙層陷阱之記憶體結構，此具雙層陷阱之記憶體結構包括基板、電荷捕捉層、介電層以及閘極導電層。電荷捕捉層位於基板之上。介電層位於電荷捕捉層之上，且介電層具有高介電常數(high-k)。閘極導電層位於介電層之上。基板上生長電荷捕捉層時，介面產生的缺陷為一第一層缺陷。電荷捕捉層與介電層間的介面形成複數個氧元素空缺缺陷，而形成第二層缺陷區。此複數個氧元素空缺缺陷在抓住複數個電子後的狀態與其原先狀態不同，而使得電荷捕捉層之穿隧電流的導通路徑改變，並進而使本發明之具雙層陷阱之記憶體結構可用以儲存數位資料。
|
| 專利簡述 / Intellectual Properties： |
|
| |
聯繫方式 / Contact： |
| 臺大產學合作總中心 / Center of Industry-Academia Collaboration, NTU |
|
| Email：ordiac@ntu.edu.tw |
電話/Tel：02-3366-9945 |
|
|
| |
|
| |
 |
專利行銷平台